考試性質(zhì)
本門課程考試的主要內(nèi)容是數(shù)制與碼制、邏輯代數(shù)基礎(chǔ)、門電路、組合邏輯電路、半導體存儲電路、時序邏輯電路、脈沖波形產(chǎn)生和整形電路、數(shù)模和模數(shù)轉(zhuǎn)換。注重考察考生是否已經(jīng)掌握數(shù)字電子技術(shù)最基本的理論知識與數(shù)字電路基本的分析方法和設(shè)計方法。它的評價標準是使高校優(yōu)秀本科畢業(yè)生能達到及格或及格以上水平。
考試方式和考試時間
1.答卷方式：閉卷、筆試
2.答卷時間：180分鐘
試卷結(jié)構(gòu)
題型比例：滿分150分，選擇題、填空題和判斷題占總分20%-40%，其余題型為分析計算和設(shè)計題。
考試內(nèi)容和考試要求
考查要點
1.數(shù)制與碼制
數(shù)制與碼制及其相互轉(zhuǎn)換。
2.邏輯代數(shù)基礎(chǔ)
邏輯代數(shù)的基本公式和定理；邏輯函數(shù)的公式化簡法和卡諾圖化簡法；邏輯函數(shù)的表示方法及相互之間的轉(zhuǎn)換。
3.門電路
二極管和三極管的開關(guān)特性；分立元件門電路；常用集成邏輯門電路的結(jié)構(gòu)和邏輯特性。
4.組合邏輯電路
組合邏輯電路的分析和設(shè)計；編碼器和譯碼器；數(shù)據(jù)選擇器；加法器；數(shù)值比較器；用中規(guī)模集成電路實現(xiàn)組合邏輯函數(shù)。
5.半導體存儲電路
SR鎖存器；電平觸發(fā)的觸發(fā)器；邊沿觸發(fā)的觸發(fā)器；脈沖觸發(fā)的觸發(fā)器；觸發(fā)器的邏輯功能分類及轉(zhuǎn)換；寄存器。
6.時序邏輯電路
時序邏輯電路的分析和設(shè)計；計數(shù)器和移位寄存器；順序脈沖發(fā)生器；序列信號發(fā)生器；用集成計數(shù)器構(gòu)成任意進制計數(shù)器。
7.脈沖波形產(chǎn)生和整形電路
施密特觸發(fā)電路、單穩(wěn)態(tài)電路、多諧振蕩電路、555定時器的基本概念。
8.數(shù)模和模數(shù)轉(zhuǎn)換
數(shù)模和模數(shù)轉(zhuǎn)換的基本概念。
閻石主編，數(shù)字電子技術(shù)基礎(chǔ)（第六版），北京：高等教育出版社，2016.
原文標題：中國地質(zhì)大學（北京）2023年碩士研究生招生考試大綱
原文鏈接：https://bdyzb.cugb.edu.cn/tp/zs/zyml/ksdg
以上就是小編整理“2023考研大綱：中國地質(zhì)大學（北京）860數(shù)字電子技術(shù)2023年碩士研究生招生考試大綱”的全部內(nèi)容，想了解更多考研復試大綱信息，請持續(xù)關(guān)注本網(wǎng)站！
原文標題：中國地質(zhì)大學（北京）2023年碩士研究生招生考試大綱
原文鏈接：https://bdyzb.cugb.edu.cn/tp/zs/zyml/ksdg
以上就是小編整理“2023考研大綱：中國地質(zhì)大學（北京）860數(shù)字電子技術(shù)2023年碩士研究生招生考試大綱”的全部內(nèi)容，想了解更多考研復試大綱信息，請持續(xù)關(guān)注本網(wǎng)站！
